title> 7/5(金)東京「半導体デバイスのテストエンジニアリング最前線」 - National Instruments
INNOVATIONS
SHOP
SUPPORT
COMMUNITY
開催概要
プログラム
申込方法
アクセス
参加登録
English
|
French
|
German
7/5(金)東京「半導体デバイスのテストエンジニアリング最前線」
最新の計測技術とエンジニアリングプロセスの両面から考える半導体テストのあり方
第5世代移動通信 (5G)、先進的なパッケージング技術、新たなセンシング技術に代表されるように、半導体デバイスを取り巻く技術は加速度的な複雑化を遂げています。それに伴い、半導体デバイスの評価・テスト現場においても、新たなテスト要件への対応に迫られています。同時に半導体製品の市場競争力を高めるために、限られた人的・物的リソースで、より短期間で評価・テストを完遂することへのプレッシャーも高まっています。これらを両立するには、最新のテスト・計測技術を柔軟に取り入れるだけでなく、テストの計画、開発から運用までを見通したエンジニアリングプロセスの合理化を追求することが不可欠です。本イベントでは、最新技術のテストをサポートする計測技術を紹介するとともに、テストの生産性を高めるためのエンジニアリングプロセスの在り方について提案します。
≫プログラム詳細
日時
2019年7月5日(金) 13:00~17:00 (12:30受付開始)※12:30~イベント開始時刻まで、展示デモをご覧ください。
会場
AP新橋
https://www.tc-forum.co.jp/kanto-area/ap-shinbashi/sh-base/
〒105-0004 東京都港区新橋1-12-9 A-PLACE新橋駅前 4階 Room F
入場料
無料 ※イベント当日の入場について詳しくは、
申込方法
をご参照ください。
主なセッショントピックス:
「今日の半導体テストの課題に応える最新技術」
「アナログ半導体の設計とポストシリコン評価の間の「深い溝」を埋めるためのNIの取り組み」
【事例講演】
「NI-CoE活動を活用したテストエンジニアリングの合理化」(株式会社村田製作所
)
「高精度DC計測を成功させるために押さえておくべきポイント」
≫プログラム詳細
参加登録
参加対象者
半導体デバイスのポストシリコン評価・V&Vに携わる技術マネージャ・エンジニア
半導体デバイスのテスティング (量産検査) 開発に携わる技術マネージャ・エンジニア